Skip navigation
Please use this identifier to cite or link to this item: http://ena.lp.edu.ua:8080/handle/ntb/6045
Title: 16-розрядне ядро процесора з розширеною архітектурою
Authors: Березко, Л. О.
Троценко, В. В,
Bibliographic description (Ukraine): Березко Л. О. 16-розрядне ядро процесора з розширеною архітектурою / Л. О. Березко, В. В. Троценко // Вісник Національного університету "Львівська політехніка". – 2009. – № 658 : Комп’ютерні системи та мережі. – С. 3-6. – Бібліографія: 2 назви.
Issue Date: 2009
Publisher: Національний університет "Львівська політехніка"
Keywords: ядро процесора
цільова матриця
модель
Abstract: Розглянуто нове 16-розрядне ядро процесора, призначене для імплементування в системи на кристалі на основі ПЛІС фірми Xilinx. Ядро спроможне надавати продуктивність 100 MIPS, споживає 70000 вентилів цільової матриці Virtex-2, дає змогу застосовувати в розробці безкоштовні САПР Xilinx WebPack і пропонується як VHDL- модель. We consider the new 16-bit core processor designed to be implemented in systems on crystal based on programmable logic integrated circuit from Xilinx company. The core is able to provide performance of 100 MIPS, consuming 70000 VALVE target matrix Virtex-2, can be used in the development of free CAD XilinxWebPack and is offered as a VHDL- model.
URI: http://ena.lp.edu.ua:8080/handle/ntb/6045
Appears in Collections:Комп'ютерні системи та мережі. – 2009. – №658

Files in This Item:
File Description SizeFormat 
01.pdf414.67 kBAdobe PDFView/Open
Show full item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.