Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ena.lp.edu.ua:8080/handle/ntb/55297
Название: Деякі аспекти організації контролю і діагностики систем і процесорів опрацювання сигналів у режимі реального часу
Авторы: Ваврук, Є. Я.
Принадлежность: Національний університет “Львівська політехніка”
Библиографическое описание: Ваврук Є. Я. Деякі аспекти організації контролю і діагностики систем і процесорів опрацювання сигналів у режимі реального часу / Є. Я. Ваврук // Вісник Національного університету “Львівська політехніка”. — Львів : Видавництво Національного університету “Львівська політехніка”, 2005. — № 546 : Комп’ютерні системи та мережі. — С. 23–29.
Bibliographic description: Vavruk Ye. Ya. Deiaki aspekty orhanizatsii kontroliu i diahnostyky system i protsesoriv opratsiuvannia syhnaliv u rezhymi realnoho chasu / Ye. Ya. Vavruk // Visnyk Natsionalnoho universytetu "Lvivska politekhnika". — Lviv : Vydavnytstvo Natsionalnoho universytetu "Lvivska politekhnika", 2005. — No 546 : Kompiuterni systemy ta merezhi. — P. 23–29.
Является частью издания: Вісник Національного університету “Львівська політехніка”, 546 : Комп’ютерні системи та мережі, 2005
Журнал/сборник: Вісник Національного університету “Львівська політехніка”
Выпуск/№ : 546 : Комп’ютерні системи та мережі
Дата публикации: 1-мар-2005
Издательство: Видавництво Національного університету “Львівська політехніка”
Место издания, проведения: Львів
Lviv
УДК: 621.372
Количество страниц: 7
Диапазон страниц: 23-29
Начальная страница: 23
Последняя страница: 29
Краткий осмотр (реферат): Проаналізовано особливості контролю і діагностики систем і процесорів опрацювання сигналів. Розроблені схеми діагностики і контролю на прикладі системи обробки радіолокаційної інформації.
Verification and diagnostic features for systems and processors of digital signal processing have been reviewed in this article. Verification and diagnostic schemes for system of processing information of radar are proposed.
URI (Унифицированный идентификатор ресурса): http://ena.lp.edu.ua:8080/handle/ntb/55297
Владелец авторского права: © Національний університет “Львівська політехніка”, 2005
© Ваврук Є. Я., 2005
Список литературы: 1. Щербаков Н.С., Достоверность работы цифровых устройств. - М. : Машиностроение, 1989. - 224 с.
2. Доценко Б.И. Диагностирование динамических систем. - К.: Техника, 1983. - 159 с.
3. Jun-Fu Li, Shyue-Kung Lu, Shih-Am Hwang, Cheng-Wen Lu. Easily Testable and fault-tolerantt FFT butterfly network//IEEE Trans or circuits and systems. - Sept. 2000. - Vol. 4. - P. 919-929.
4. Redinbo G.R., Manomohan R. Fault Tolerance in Computing, Compressing and Transmitting FFT Data // IEEE Trans on communication. - Des. 2001. - Vol. 49. - P. 2095-2105.
5. Ваврук Є.Я. Організація контролю та діагностики ШПФ-схем у режимі реального часу в системах опрацювання сигналів // Bien. Нац. ун-ту “Львівська політехніка". - 2004. - 523. С. 24-29.
6. Oh C.G., Youn H.Y., and V.K.R.aj. An efficient algoritm-based concurrent error detection for FFTnetwork // IEEE Trans Computer. - Sept. 1995. - Vol. 44. - P. 1157-1162.
7. Yamashita К., Kanasugi A., and Goto G. A wafe-scale 100 000-gate FFT processor with built-in test circuit//IEEE Torn, of Solid-State Citcuits. -1988. - Vol. 23. - P. 336-342.
8. Antola A., Sami M.G., Sciuto D. Testing approaches for flowgraph-derived FFT arrays // Int.Conf. jn Systolic Arrays, Killamey Ireland. - 1989. - P. 325-334.
References: 1. Shcherbakov N.S., Dostovernost raboty tsifrovykh ustroistv, M. : Mashinostroenie, 1989, 224 p.
2. Dotsenko B.I. Diahnostirovanie dinamicheskikh sistem, K., Tekhnika, 1983, 159 p.
3. Jun-Fu Li, Shyue-Kung Lu, Shih-Am Hwang, Cheng-Wen Lu. Easily Testable and fault-tolerantt FFT butterfly network//IEEE Trans or circuits and systems, Sept. 2000, Vol. 4, P. 919-929.
4. Redinbo G.R., Manomohan R. Fault Tolerance in Computing, Compressing and Transmitting FFT Data, IEEE Trans on communication, Des. 2001, Vol. 49, P. 2095-2105.
5. Vavruk Ye.Ya. Orhanizatsiia kontroliu ta diahnostyky ShPF-skhem u rezhymi realnoho chasu v systemakh opratsiuvannia syhnaliv, Bien. Nats. un-tu "Lvivska politekhnika", 2004, 523. P. 24-29.
6. Oh C.G., Youn H.Y., and V.K.R.aj. An efficient algoritm-based concurrent error detection for FFTnetwork, IEEE Trans Computer, Sept. 1995, Vol. 44, P. 1157-1162.
7. Yamashita K., Kanasugi A., and Goto G. A wafe-scale 100 000-gate FFT processor with built-in test circuit//IEEE Torn, of Solid-State Citcuits. -1988, Vol. 23, P. 336-342.
8. Antola A., Sami M.G., Sciuto D. Testing approaches for flowgraph-derived FFT arrays, Int.Conf. jn Systolic Arrays, Killamey Ireland, 1989, P. 325-334.
Тип содержания: Article
Располагается в коллекциях:Комп'ютерні системи та мережі. – 2005. – № 546



Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.