Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://ena.lp.edu.ua:8080/handle/ntb/3127
Назва: Методи та засоби підвищення ефективності процесора комп’ютера з простою системою команд
Інші назви: Methods and tools of the reduced instruction set computer processor efficiency increasing
Методы и средства повышения эффективности процессора компьютера с простой системой команд
Автори: Кицун, Геннадій Васильович
Бібліографічний опис: Кицун Г. В. Методи та засоби підвищення ефективності процесора комп'ютера з простою системою команд : автореферат дисертації на здобуття наукового ступеня кандидата технічних наук : 05.13.05 – комп’ютерні системи та компоненти / Геннадій Васильович Кицун ; Національний університет "Львівська політехніка". – Львів, 2009. – 18 с. – Бібліографія: с. 17–18 (11 назв).
Дата публікації: 2009
Видавництво: Національний університет "Львівська політехніка"
Теми: архитектура компьютера
компьютер с простой системой команд
процессор
программный счетчик
регистровый файл
кэш-память
computer architecture
computer with the reduced instructions set
processor
program counter
register file
cache memory
архітектура комп’ютера
комп’ютер з простою системою команд
процесор
програмний лічильник
регістровий файл
кеш-пам’ять
Короткий огляд (реферат): Дисертація присвячена питанням розробки нових та вдосконалення існуючих методів та засобів підвищення ефективності процесора комп’ютера з простою системою команд. В дисертації вперше запропоновано використовувати програмний лічильник для адресації даних в регістровому файлі процесора та керувати зміною його значення шляхом аналізу станів керуючих сигналів з кеш-пам’яті та станів регістрового файлу процесора, ввести в ієрархію пам’яті комп’ютера нульовий рівень кеш-пам’яті команд з адресним простором регістрового файлу процесора. Також розроблено нові формати команд для 32-розрядного процесора та вперше запропоновано метод зберігання декількох операндів за однією адресою в регістровому файлі для виконання різнотипних команд. Ефективність запропонованих рішень обґрунтовано теоретично і підтверджено практично. The dissertation is dedicated to the questions of development of new and improvement of existing methods and tools, that will increase an efficiency of the processors, used in the Reduced Instructions Set Computers. For the first time, it is proposed in the dissertation to use a Program Counter for the data addressing in the register file of the processor, and to manage the change of its value by analyzing of the states of the control signals from the cache memory, and of the states of the register file of processor. It is also proposed to employ into the computer memory hierarchy a zero-level instruction cache memory, which will be addressed at the same address space as the register file of processor. New instructions formats for a 32-bit processor are developed and, for the first time, the method of several operands storage under the one address in a register file for polytypic instructions execution is proposed. An efficiency of the proposed improvements has been justified in theory and confirmed at the practice. Диссертация посвящена вопросом разработки новых и усовершенствованию существующих методов и средств повышения эффективности процессора компьютера с простой системой команд. В диссертационной работе разработан новый метод выбора операндов из регистрового файла процессора, который базируется на использовании программного счетчика для адресации данных в регистровом файле для текущей команды. Также разработан метод изменения значения программного счетчика, который базируется на анализе состояния загрузки критических команд и данных из основной памяти к регистровому файлу, который позволяет “приостановить” выполнение новых операций в конвейере команд, в отличие от использования пустых операций “NOP”. Использование этих методов приводит к уменьшению оперативной нагрузки на процессор и снижение потребляемой мощности процессором; в 2 раза упрощается декодирование команды и ускоряется выбор операндов из регистрового файла процессора, так как адрес размещения операндов в регистровой памяти процессора определяется с помощью программного счетчика; уменьшается количество конфликтных ситуаций, которые возникают в конвейере команд, так как работа процессора выполняется по заранее заданному алгоритму, который задает компилятор. Разработан новый метод взаимодействия процессора и основной памяти через модифицированную многоуровневую кэш-память. Введен нулевой уровень кэш-памяти, который имеет кэш-память команд, емкость которой сопоставима с адресным пространством регистрового файла процессора, что позволяет: упростить структуру кэш-памяти в нулевом уровне иерархии, где присутствует только схема декодирования адреса и регистр признаков наличия команд. На первом уровне иерархии упрощается структура кэш-памяти команд и поиск команд за счет блочной организации; ускоряется процесс загрузки команд в процессоре. Предложеные форматы команд процессора по сравнению с форматом команд процессора DLX позволяют: на 2/3 (10 разрядов с 15) сократить адресную часть 3-ох адресной команды типа R; на 1/2 (5 разрядов с 10) сократить адресную часть 2-ох адресной команды типа І; такое сокращение дает возможность выполнить 2 операции над данными в командах типа R, используя функциональные 11 разрядов; увеличить количество регистров в регистровом файле процессора. Разработан новый метод записи результатов в основную память через введенное устройство опережающей выборки адресов, принцип работы которого заключается в хранении адресов записи и чтения при обращении к основной памяти, что позволяет: упростить обращение к сложным структурам данных, которые размещены в основной памяти; использовать операцию загрузки/сохранения вместе с другой операцией в одной команде, за счет чего в 2 раза повышается производительность; в 2 раза упростить метод вычисления эффективного адреса назначения для сохранения результатов выполнения в основной памяти. Для разработанных скалярной и конвейерной структур процессора разработаны и исследованы соответствующие структуры отдельных функциональных узлов и их интерфейсы, что дает возможность их последующей реализации. Также исследованы результаты модели процессора указывают на значительный выигрыш (в 1,73 – 9 раз) в производительности по сравнению с аналогами соответствующей разрядности. Эффективность предложенных решений обоснованна теоретически и подтверждена практически.
URI (Уніфікований ідентифікатор ресурсу): http://ena.lp.edu.ua:8080/handle/ntb/3127
Тип вмісту : Autoreferat
Розташовується у зібраннях:Автореферати та дисертаційні роботи

Файли цього матеріалу:
Файл Опис РозмірФормат 
avt_01337443.doc536 kBMicrosoft WordПереглянути/відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.