Please use this identifier to cite or link to this item:
Title: Multiprocessor system on chip based on programmable processor cores Nios II Altera
Authors: Klymenko, Iryna
Storozhuk, Alexander
Bibliographic description (Ukraine): Klymenko І. Multiprocessor system on chip based on programmable processor cores Nios II Altera / Klymenko Iryna, Alexander Storozhuk // Комп'ютерні науки та інженерія : матеріали VІ Міжнародної конференції молодих вчених CSE-2013, 21–23 листопада 2013 року, Україна, Львів / Міністерство освіти і науки України, Національний університет "Львівська політехніка". – Львів : Видавництво Львівської політехніки, 2013. – С. 32-33. – (4-й Міжнародний молодіжний фестиваль науки "Litteris et Artibus"). – Bibliography: 6 titles.
Issue Date: 2013
Publisher: Видавництво Львівської політехніки
Keywords: Multiprocessor System on Chip
System on a Programmable Chip Builder
Field-Programmable Gate Array
processor cores Nios II Altera
design flow
Cyclone II
Abstract: The features of a standard design flow facilities SOPC Builder Altera to develop multiprocessor systems are considered. Modeling and research of programmable multiprocessor cores NIOS II Altera, which are designed for high-performance control functions are completed.
Content type: Article
Appears in Collections:Комп'ютерні науки та інженерія (CSE-2013 ). – 2013 р.

Files in This Item:
File Description SizeFormat 
9-32-33.pdf97,67 kBAdobe PDFView/Open

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.