

МУЛЬТИПРОЦЕСОР НА ПЛІС

© Березко Л.О., Троценко В.В., 2006

Описано оригінальну структуру мультипроцесора на кристалі для нормалізації відеопотоків в системах дистанційного дослідження.

Original video multiprocessor SoC for distance investigation systems is described.

Вступ

Галузь застосувань мультипроцесора – цифрова обробка потоку первинної відеоінформації в системах дистанційного дослідження. Відеопотік зазвичай надходить від блоку, що містить перетворювач “світло – заряд” (CCD), первинний аналоговий нормалізатор під назвою “CCD процесор” і перетворювач напруга – код ПНК (рис. 1).




Рис. 1. Мультипроцесор на ПЛІС

Аналоги [1] мають меншу продуктивність, надійність, вище енергоспоживання, меншу стійкість до несприятливого впливу температури, вакууму, радіації тощо.

Мета досліджень і проектування

Мета досліджень і проектування – розробити цифрову частину апаратури нормалізації сирого відеопотоку для реалізації на ПЛІС, що функціонує в екстремальному довкіллі, за умови обмеження апаратних витрат на рівні 100 тис. вентилів.

Структура мультипроцесора

Нами запропоновано і розроблено оригінальну структуру мультипроцесора (рис. 1).

Мультипроцесор містить оригінальний відеопроцесор і готовий софтпроцесор. Обидва використовують швидку накрystalьну пам'ять з довільним доступом. Софтпроцесор має власну пам'ять програми. Відеопроцесор виконує швидку частину алгоритму нормалізації, а софтпроцесор – повільну частину цього алгоритму та роботу керування і зв'язку з іншими підсистемами. Опрацьований відеопотік виходить послідовним каналом LVDS. Передбачено факультативну шину USB для пересилання нормалізованого відеопотоку до персонального комп'ютера (ПК) на час виконання робіт з налаштування, калібрування і випробувань. Для керування мультипроцесором у штатному режимі і зчитування його станів впроваджено два локальні LVDS (УАПП, варіант протоколу RS-232) канали.

Вибір софтпроцесора

Нами порівнювалися безкоштовні пропозиції софтпроцесорів для систем на ПЛІС: перша з софтпроцесором Opencores Micro-8 [2], а друга на основі софтпроцесора Xilinx Picoblaze KCPSM3 [3]. Обидва процесори є вісімбітовими. Системи на їх основі містять процесор (bus master), пам'ять програм (bus slave), універсальний асинхронний приймач/передавач (УАПП, bus slave) тощо. Обидва варіанти опціонально мають RAM пам'ять даних (зовнішню чи накрystalьну в формі блокового ПЛІС RAM примітива).

Ми виконали імплементування обидвох систем (процесор, програмна пам'ять та УАПП) і отримали такі характеристики (табл. 1).

Таблиця 1

Порівняння імплементаций процесорів на ПЛІС Xilinx Virtex II

Процесор	Шина	Системна частота	Апаратні витрати на процесор	Апаратні витрати на систему	Місткість програмної пам'яті
WB Micro8	стандартна wishbone	50 МГц	158 слайсів	256 слайсів	64 інструкції
PB KCPSM3	приватна	80 МГц	100 слайсів	140 слайсів	1024 інструкції

Отже, за технічними характеристиками PicoBlaze однозначно переважає. Існуюче для PicoBlaze безкоштовне програмне забезпечення дає змогу розробляти складні (але менш вибагливі щодо швидкодії) частини алгоритмів мовою Асемблер, а не мовою VHDL, що є зручним. Щодо кількості машинних інструкцій, існуючого програмного забезпечення процесор WB Micro8 також поступається конкуренту.

Розглядалися інші альтернативи PicoBlaze, а саме, імплементация [4–9] стандартного де-факто мікроконтролера 8051 (табл. 2).

Як це не парадоксально, але переваги PicoBlaze зумовлені відмовою його автора від ідей портативності і системності, що пропагують прихильники накрystalьної системної асинхронної шини Wishbone і прихильники стандартної де-факто архітектури 8051 з її багатющою програмною підтримкою. PicoBlaze експлуатує відмінну ідею ідеального припасування до цільової ПЛІС і має низкорівневу архітектуру власної VHDL моделі (і для периферії також). Архітектурам WB Micro8 і 8051 відповідають VHDL моделі поведінкового типу, що примушує розробників виконувати менш ефективний “синтез поведінки”. Саме це спричиняє погіршення цільових технічних характеристик.

Автором [10, 11] наступного порівняння технічних характеристик сумісних з шиною wishbone процесорів для ПЛІС є фірма Silicore (табл. 3), що, власне, і запропонувала цю шину.

Таблиця 2

Відомі імплементування ядра мікроконтролера 8051

Реалізація	ПЛІС	Слайси	Частота, МГц
Пряме імплементування ядра мікроконтролера 8051			
DR 8051	Xilinx Virtex-II	1080	87
Dalton 8051	Xilinx Spartan-II	1605	14
R 8051	Xilinx Virtex-II	1861	49
Org. 8051	Xilinx Spartan-II	1250	
RISC емулятор системи інструкцій 8051			
RISC емулятор PB-8051	Xilinx Virtex-II	330	113
Софт процесор Xilinx PicoBlaze			
PicoBlaze (PB)	Xilinx Virtex-II	84	80

Таблиця 3

Технічні характеристики wishbone сумісних байтових процесорів

Wishbone сумісні софтверні процесори	Слайси	ROM, байти	RAM, байти	Частота, МГц
Picoblaze : вбудована пам'ять інструкцій	114	256	256	45
МкПП : вбудована пам'ять інструкцій, інструкції picoBlaze	133	2048	2048	72
МкПП : external instruction memory, picoBlaze instruction set	136	65536	2048	72
МкПП : вбудована пам'ять інструкцій, множина інструкцій від i8051	135	2048	2048	80
МкПП : стороння пам'ять інструкцій, 8051 instruction set	133	65536	2048	80
МкПП : вбудована пам'ять інструкцій, множина інструкцій i8051, 16-бітова внутрішня архітектура	154	2048	2048	76

У табл. 3 через МкПП позначено процесор з RISC-мікропрограмним керуванням. Такий вид мікропрограмування використовують з 80-х років минулого сторіччя. Зауважимо, що МкПП часто густо видає за машинні інструкції власні RISC-мікрокоманди або короткі мікропрограми. Проте мікропрограмність знижує ефективну тактову частоту МкПП порівняно з її номінальним значенням, що треба враховувати.

Не оминув нашої уваги і той факт, поданий у табл. 3, що сумісність з асинхронною шиною wishbone вартувала синхронному PicoBlaze майже подвійної знижки максимуму тактової частоти. В оригінальному виконанні цей процесор виконує кожну машинну інструкцію за два тактові інтервали і може вважатися неконвеєризованою RISC машиною. При цьому відсутність конвеєра інструкцій має свої переваги в царині реального часу. Отже, ми обрали софтверний процесор PicoBlaze.

Послідовні LVDS канали

Подамо розроблений мовою Асемблера процесора PicoBlaze текст програми для перевірки функціональності каналів LVDS з протоколом класу RS-232. Функція програми полягає в прийнятті зі входу байта 75h, віднімання від нього 04h і вислання на вихід результату 71h.

```

CONSTANT UART_write_port, 10 ; UART Tx 8-bit data output
CONSTANT UART_read_port, 01 ; UART Rx 8-bit data input
CONSTANT UART_status_port, 00 ; Communications status input
;

```

```

NAMEREG sF, UART_data      ; used for main 8-bit UART data
NAMEREG sE, UART_status    ; used for UART status and control
;
CONSTANT tx_half_full, 01   ; Transmitter half full – bit0
CONSTANT tx_full, 02        ; UART FIFO full – bit1
;
CONSTANT rx_data_present, 04 ; Receiver data present – bit2
CONSTANT rx_half_full, 08   ; UART FIFO half full – bit3
CONSTANT rx_full, 10        ; full – bit4
;
UART_read:
  INPUT UART_status, UART_status_port ; Test for available character
  TEST UART_status, rx_data_present   ; test for symbol in buffer
  JUMP Z, UART_read                   ; wait if no symbol
  INPUT UART_data, UART_read_port     ; get symbol
  SUB UART_data, 04                    ; data processing
;
UART_write:
  INPUT UART_status, UART_status_port
  TEST UART_status, tx_full           ; test for space in buffer
  JUMP NZ, UART_write                 ; wait if no space
;
  OUTPUT UART_data, UART_write_port   ; write data into transmitter
  JUMP UART_read

```

Виконано часову симуляцію імплементації VHDL моделі каналу LVDS. На рис. 2 наведено отримані часові діаграми.




Рис. 2. Симуляційні часові діаграми функціонування каналів LVDS

Приймачі/передавачі каналу LVDS вбудовані до цільової ПЛІС, їхні примітиви фігурують в тексті низькорівневої VHDL моделі мультипроцесора.

Факультативна шина USB

Ще однією задачею створення систем на кристалі є організація тимчасового сполучення з персональним комп'ютером, аби автоматизувати роботи, пов'язані з виконанням процедур налаштування, калібрування і випробування.

Сучасні ПК містять периферійну шину USB 2.0 з інтенсивністю пересилання інформації до 30 МБ/с. Цього достатньо, аби ввести відеопотік з виходу системи до комп'ютера. Одночасно, використання USB виключає втручання до системного блоку ПК, що в нашому випадку навмисно обумовлено. Проте персистентної реалізації USB в системі, по-перше, не передбачено в штатному режимі, а по-друге, це істотно збільшує апаратні витрати на імплементування системи, тривалість розробки і зменшує параметричну надійність.

Існує [11] мобільний модуль периферійного компонента шини USB. Його монтують на стандартній панелі інтегральної схеми. Система на кристалі виходить не прямо на шину USB, а на вбудовані до модуля USB буфери FIFO. Один буфер забезпечує системі канал вводу, а другий – канал виводу. Після налаштування і випробування системи на кристалі модуль USB легко демонтують. Залишкові витрати на підтримку шини USB системних ресурсів є мінімальними.

Висновки

Мультипроцесор на ПЛІС опрацьовує відеопотоки з інтенсивністю до 100 мільйонів пікселів на секунду, має, як на сьогодні, невисокий рівень інтеграції до 100 тис. вентилів, що дає змогу імплементувати його за технологією триплування, аби досягти заданих характеристик з надійності функціонування в екстремальному довіллі.

1. Березко Л.О., Троценко В.В. *Однокристалний мультипроцесор відеосигналу* // Зб. матеріалів міжвуз. наук.-техн. конф. наук.-пед. кадрів. – Львів: Ліга-Пресс, 2006. – 248 с. 2. *Micro8. A very simple VHDL microprocessor.* – (www.retromicro.com). 3. *PicoBlaze 8-bit Embedded Microcontroller. User Guide for Spartan-3, Virtex-II, and Virtex-II Pro FPGAs.* – UG129 (v1.1). June 10, 2004 (www.xilinx.com). 4. *R8051 8-bit RISC like microcoller core.* – CAST 2004, (www.cast-inc.com/cores/r8051/cast_r8051-z.pdf). 5. Koay Kah Hoe (2001), *Implementation of 8051 microcontroller core in Xilinx FPGA*, (www1.mm1.edu.my/~khoaay/8051core.htm). 6. *Oregano Systems, (2004), 8051 IP Core* (www.oregano.at/ip/8051.htm). 7. Michael Freeman, Chris Bailey. *Developing ubiquitous computing applications.* – Dept. Computer Science, University of York, UK. 7. Wejchert, J., “The Disappearing Computer”. – *Information Document, IST Call for proposals, (February 2000), European Commission, Future and Emerging Technologies.* (www.disappearing-computer.net/mission.html). 8. *Roman-Jones Inc, (2003), PicoBlaze emulated 8051 microcontroller (PB8051-MX/TF)*, (www.xilinx.com/products/logicore/alliance/roman_jones/romanjones_pb8051_microcontroller.pdf). 9. *Silicore, (2002), Wishbone System-on-chip (SOC) Interconnection Architecture for Portable IP Cores* (www.opencores.org/projects.cgi/web/wishbone/wbspec_b3.pdf). 10. *Specification for the: WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores.* – Revision: B.3, Released 2002 (www.opencores.org). 11. *USBMOD4 – USB Plug and Play Parallel 8-Bit FIFO. Development Module (Second Generation) – Elexol Pty Ltd. Version 1.0* (www.elexol.com).