

В.П. Тарасенко<sup>1</sup>, О.К. Тесленко<sup>1</sup>, А.І. Роговенко<sup>2</sup><sup>1</sup>Національний технічний університет України “КПІ”,  
кафедра системного програмування і спеціалізованих комп’ютерних систем,<sup>2</sup>Чернігівський національний технологічний університет,  
кафедра інформаційних та комп’ютерних систем

## ЧАСТКОВО-ГРУПОВИЙ ПЕРЕНОС СУМАТОРІВ У СКІНЧЕННОМУ ПОЛІ $GF(P)$

© Тарасенко В.П., Тесленко О.К., Роговенко А.І., 2013

Запропоновані та проаналізовані варіанти реалізації методу частково-групового переносу у суматорах за змінним модулем на регулярній логічній мережі лінійної складності. Визначені нижні оцінки затримок сигналів переносу та верхні оцінки витрат.

**Ключові слова:** частково-груповий перенос, логічна мережа, лінійна складність.

The variants of realization of modular adders on the basis of method of partly-block carry are offered and analysed. Modular adders are realized on basis to the regular logical network of linear complexity. The lower bound estimations of delays of carry signals and the upper-bound estimations of hardware resources are determined.

**Key words:** partly-block carry, logical network, linear complexity.

### Вступ

У скінченному полі  $GF(P)$  операцію додавання визначають як операцію формування результату  $Z=(X+Y) \bmod P$ , де  $P$  – просте число. Вона є базовою для реалізації операцій множення та піднесення до степеня, які мають широке практичне застосування, наприклад, у завадостійкому кодуванні та криптографічних перетвореннях. З розвитком технології ПЛІС усе більшу практичну значущість набуває апаратна реалізація складних операцій, що потребує пошуку ефективних структур за такими загальноприйнятими критеріями як швидкодія та апаратні витрати.

### Аналіз останніх досліджень та публікацій

Загальноприйнятим методом апаратної реалізації додавання за змінним модулем є послідовне виконання таких операцій над двійковими числами:  $S=X+Y$ ,  $SI=S-P$  та вибору як результату значення  $S$  або  $SI$  залежно від результату віднімання. У [1] запропоновано метод реалізації операції додавання у полі  $GF(P)$  на регулярній логічній мережі лінійної (від кількості розрядів чисел  $X$  та  $Y$ ) складності, де фактично операції додавання, віднімання та вибору виконуються одночасно. Суматор за змінним модулем, як і звичайний двійковий суматор, формують у вигляді ланцюга однорозрядних суматорів – однонаправленого каскаду конструктивних модулів (ОККМ), де на кожний однорозрядний суматор (конструктивний модуль – КМ) подають значення поточного розряду чисел  $X, Y$  та  $P$ . (рис. 1).

Крім того, на кожний однорозрядний суматор подають сигнали узагальненого переносу з боку молодших та з боку старших розрядів. КМ реалізують трьома комбінаційними схемами (КС), де на КС1 формується розряд результату як булева функція від поточних розрядів аргументів та значень сигналів узагальненого переносу як з боку молодших, так і з боку старших розрядів. Очевидно, що суматор за змінним модулем також є комбінаційною схемою.

Визначимо  $X_{n,i} = x_n * 2^{n-i} + x_{n-1} * 2^{n-i-1} + \dots + x_{i+1} * 2 + x_i$ ,  $X_{i-1,0} = x_{i-1} * 2^{i-1} + x_{i-2} * 2^{i-2} + \dots + x_1 * 2 + x_0$ . Очевидно, що  $X = X_{n,i} * 2^i + X_{i-1,0}$ . Аналогічно визначимо  $Y_{n,i}$ ,  $Y_{i-1,0}$ ,  $P_{n,i}$  та  $P_{i-1,0}$ .




Рис. 1. Однорозрядний суматор – конструктивний модуль

Згідно з [1], сигнал переносу в старші розряди формує КС2 відповідно до табл. 1, а в молодшій розряди – КС3 – відповідно до табл. 2

Таблиця 1

**Формування узагальненого переносу у старші розряди**

Позначення узагальненого переносу в старші розряди	Опис комбінації	Аналітичне визначення комбінації
$A_1$	Наявність позики при виконанні операції $Z = X + Y - P$ (Позика при відніманні)	$X_{i-1,0} + Y_{i-1,0} < P_{i-1,0}$
$A_2$	Відсутність позики при виконанні операції $Z = X + Y - P$ та переносу при виконанні операції $Z = X + Y$ (Відсутність позики та переносу)	$X_{i-1,0} + Y_{i-1,0} \geq P_{i-1,0}$ $X_{i-1,0} + Y_{i-1,0} < 2^i$
$A_3$	Перенос при виконанні операції $Z = X + Y$ (Перенос лише при додаванні)	$X_{i-1,0} + Y_{i-1,0} \geq 2^i$ $X_{i-1,0} + Y_{i-1,0} < 2^i + P_{i-1,0}$
$A_4$	Наявність переносу при виконанні операції $Z = X + Y - P$ (Перенос при відніманні)	$X_{i-1,0} + Y_{i-1,0} \geq 2^i + P_{i-1,0}$

У [2] наведені результати експериментального визначення швидкодії та апаратних витрат для суматорів за змінним модулем за традиційної реалізації та з використанням ОККМ. Основні результати тут зводяться до такого:

- для ПЛІС CPLD швидкодія суматорів за змінним модулем на ОККМ у 1,5–2 рази перевищує традиційну реалізацію за будь-якої розрядності за деякого збільшення апаратних витрат;
- для ПЛІС FPGA структури суматорів на ОККМ, починаючи з 32 розрядів, за швидкістю програють традиційним реалізаціям фактично в два рази.

Таблиця 2

**Формування узагальненого переносу у молодші розряди**

Позначення узагальненого переносу в молодші розряди	Опис комбінації	Аналітичне визначення комбінації
$H_1$	Віднімання неможливе	$X_{n,i} + Y_{n,i} < P_{n,i} - 1$
$H_2$	Віднімання можливе лише при наявності переносу з молодших розрядів (при відніманні)	$X_{n,i} + Y_{n,i} = P_{n,i} - 1$
$H_3$	Віднімання можливе лише при відсутності позики з молодших розрядів	$X_{n,i} + Y_{n,i} = P_{n,i}$
$H_4$	Наявність віднімання	$X_{n,i} + Y_{n,i} > P_{n,i}$

### Постановка завдання дослідження

Базисом проектування комбінаційних схем, наприклад, в ПЛІС Spartan-6, Virtex-6 (Virtex-7) [3], є сукупність будь-яких булевих функцій від 6, 7 та 8 змінних, що реалізовані на LUT (LUT – LookUpTable – таблиця перетворення). При цьому на одному LUT можуть бути реалізовані одна функція від 6 змінних, або дві функції від п'яти змінних. У блоках ПЛІС за допомогою мультиплексорів можна реалізувати булеві функції від семи змінних (з використанням 2-х LUT) або від 8 змінних (з використанням 4-х LUT). Реалізація довільної булевої функції від будь-якої кількості змінних у такому базисі ґрунтується на розкладенні Шеннона.

Позначимо затримку у формуванні значень булевих функцій на одному LUT як  $t_{LUT}$ . Вважатимемо, що для функцій 7 та 8 змінних затримки також становлять  $t_{LUT}$ . У подальшому використовуватимемо час  $t_{LUT}$  як базовий під час визначення нижніх оцінок затримки виконання операцій у різних реалізаціях суматорів. Такі оцінки відображають структурні особливості варіантів реалізацій та будуть використовуватись для їх порівняння. Наприклад, нижня оцінка затримки формування результату  $n$ -розрядних суматорів за змінним модулем на основі КМ дорівнює  $nt_{LUT}$ . В імплементаціях проектів на ПЛІС реальні затримки можуть тільки перевищувати нижні оцінки, особливо за наявності довгих ліній зв'язку. Як оцінку апаратних витрат (складності реалізації) використовуватимемо кількість шестивходових LUT, оскільки САПР на ПЛІС допускають безпосередній опис LUT у проектах мовою VHDL. Наприклад, складність реалізації КМ (рис. 1) становить 4 6-розрядних LUT (4 булеві функції від 5 змінних та одна – від семи змінних), а апаратні витрати на  $n$ -розрядний суматор за змінним модулем –  $4n$ . Враховуючи розкладення Шеннона, така оцінка апаратних витрат може розглядатись як верхня, оскільки використання методів функціональної декомпозиції систем булевих функцій дає змогу у відповідних випадках скоротити кількість істотних змінних.

Реалізація суматорів по модулю на ОККМ потенційно має переваги перед традиційними реалізаціями за рахунок одночасного виконання операцій додавання, віднімання та вибору результату. Деякий програш у швидкодії реалізацій на ОККМ, згідно з [2], можна пояснити використанням засобів швидкого переносу у фірмових параметричних модулях суматорів, особливо в ПЛІС, орієнтованих на цифрову обробку сигналів. У зв'язку з цим виникає завдання формування та аналізу засобів швидкого переносу в суматорах на ОККМ з метою визначення наявності переваг за швидкодією порівняно з традиційними реалізаціями.

### Основна частина

Одним із методів забезпечення швидкого переносу у традиційних суматорах є метод частково-групового переносу [4]. Розглянемо застосування цього методу для суматорів за змінним модулем на ОККМ.

Нехай розряди  $n$ -розрядного суматора нумеруються числами від 0 до  $n-1$ . Виберемо довільну групу розрядів із  $r$ -го по  $s$ -й включно. Кількість розрядів, що входять до групи, дорівнює  $k=s-r+1$ . Суть частково-групового переносу пояснює рис. 2. КС 5 та 7 незалежно від значень інших розрядів, які не входять до групи, формують попередні значення для переносу. КС4 на основі узагальненого переносу із  $r-1$ -го розряду та попередньо сформованого КС5 значення формує узагальнений перенос в  $s+1$ -й розряд. КС6 на основі узагальненого переносу із  $s+1$ -го розряду та попередньо сформованого КС7 значення формує узагальнений перенос в  $r-1$ -й розряд. Отже, затримка у формуванні узагальненого переносу в групі визначається не як  $kt_{LUT}$ , а затримкою в КС4 або КС6. Своєю чергою, затримка в КС4 та КС6 визначається кількістю рівнів розкладення Шеннона для реалізації цих КС, і відповідно мінімально можливою кількістю виходів КС5 та КС7.

Позначимо  $X_{gr} = x_r * 2^0 + x_{r+1} * 2^1 + \dots + x_s * 2^{(s-r)}$ , де  $x_r, x_{r+1}, \dots, x_s$  – розряди операнда  $X$  із  $r$ -го по  $s$ -й включно. Аналогічно позначимо  $Y_{gr}$  та  $P_{gr}$  та, крім того,  $S_{gr} = X_{gr} + Y_{gr}$ . Мінімально можлива кількість виходів, наприклад КС5, визначається кількістю класів еквівалентності по рівності функцій перетворення узагальненого сигналу переносу із  $r-1$ -го розряду в  $s+1$ -й розряд на множині значень змінних  $X_{gr}, Y_{gr}$  та  $P_{gr}$ . Такі класи еквівалентності, отримані аналітичними розрахунками та підтверджені програмними експериментами, наведені у табл. 3.




Рис. 2. Схема частково-групового переносу

У табл. 4 наведені класи еквівалентності по рівності функцій перетворення узагальненого сигналу переносу із  $s+1$ -го розряду в  $r$ -й розряд на множині значень змінних  $X_{gr}$ ,  $Y_{gr}$  та  $P_{gr}$ . З табл. 3 зрозуміло, що кількість класів еквівалентності дорівнює 11, тому мінімальна кількість виходів КС5 дорівнює 4. Це означає, що КС4 повинна реалізувати дві 6-розрядні булеві функції, для чого необхідні два 6-розрядні LUT. Із табл. 4 випливає, що мінімальна кількість виходів КС7 дорівнює 3. Це означає, що КС6 повинна реалізувати дві 5-розрядні булеві функції, для чого необхідно один 6-розрядний LUT. Отже, затримка сигналу узагальненого переносу у групі дорівнює  $t_{LUT}$ . Як бачимо із табл. 3 та 4, визначені класи еквівалентності значень змінних  $X_{gr}$ ,  $Y_{gr}$  та  $P_{gr}$  для формування попереднього значення групового переносу в бік старших розрядів повністю містяться у відповідних класах для формування попереднього значення групового переносу в бік молодших розрядів, тобто  $E_1 = B_1$ ,  $E_2 = B_2$ ,  $E_3 = B_3 \cup B_7$ ,  $E_4 = B_4 \cup B_6 \cup B_8$ ,  $E_5 = B_5 \cup B_9$ ,  $E_6 = B_{10}$ ,  $E_7 = B_{11}$ . Тому під час використання спільних груп для групового переносу як в старші, так і в молодші розряди, достатньо реалізувати лише КС5.

Таблиця 3

**Класи еквівалентності для групового переносу у старші розряди**

Класи еквівалентності	Узагальнений сигнал переносу на вході КС4			
	$A_1$ – Позика при відніманні	$A_2$ – Відсутність позики та переносу	$A_3$ – Перенос лише при додаванні	$A_4$ – Перенос при відніманні
$S_{gr} < P_{gr}-1$ $B_1$	$A_1$	$A_1$	$A_1$	$A_1$
$S_{gr} = P_{gr}-1$ $B_2$	$A_1$	$A_1$	$A_1$	$A_2$
$S_{gr} = P_{gr}$ та $S_{gr} \neq 2^k-1$ $B_3$	$A_1$	$A_2$	$A_2$	$A_2$
$2^k-1 > S_{gr} > P_{gr}$ $B_4$	$A_2$	$A_2$	$A_2$	$A_2$
$S_{gr} = 2^k-1$ та $P_{gr} = 0$ $B_5$	$A_2$	$A_2$	$A_3$	$A_4$
$S_{gr} = 2^k-1$ та $2^k-1 > P_{gr} > 0$ $B_6$	$A_2$	$A_2$	$A_3$	$A_3$
$S_{gr} = 2^k-1$ та $P_{gr} = 2^k-1$ $B_7$	$A_1$	$A_2$	$A_3$	$A_3$
$2^k + P_{gr} - 1 > S_{gr} \geq 2^k$ $B_8$	$A_3$	$A_3$	$A_3$	$A_3$
$S_{gr} = 2^k + P_{gr} - 1$ та $P_{gr} \neq 0$ $B_9$	$A_3$	$A_3$	$A_3$	$A_4$
$S_{gr} = 2^k + P_{gr}$ $B_{10}$	$A_3$	$A_4$	$A_4$	$A_4$
$S_{gr} > 2^k + P_{gr}$ $B_{11}$	$A_4$	$A_4$	$A_4$	$A_4$

Для дворозрядної групи ( $k=2$ ) можлива реалізація КС5 за допомогою 4 шестирозрядних LUT згідно з табл. 5, яка формується із табл. 3. КС для формування попереднього значення групового переносу в бік старших розрядів за  $k=2$  позначимо як КС8.

Таблиця 4

**Класи еквівалентності для групового переносу у молодші розряди**

Значення кодованого сигналу на виході КС7	Узагальнений сигнал переносу на вході КС6			
	Н <sub>1</sub> – Віднімання неможливе	Н <sub>2</sub> – Віднімання при наявності переносу	Н <sub>3</sub> – Віднімання при відсутності позики	Н <sub>4</sub> – Наявність віднімання
$S_{gr} < P_{gr}-1$ <b>B<sub>1</sub>(E<sub>1</sub>)</b>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>4</sub>
$S_{gr} = P_{gr}-1$ <b>B<sub>2</sub>(E<sub>2</sub>)</b>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>2</sub>	Н <sub>4</sub>
$S_{gr} = P_{gr}$ та $S_{gr} \neq 2^k-1$ <b>B<sub>3</sub>(E<sub>3</sub>)</b>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>3</sub>	Н <sub>4</sub>
$2^k-1 > S_{gr} > P_{gr}$ <b>B<sub>4</sub>(E<sub>4</sub>)</b>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>4</sub>	Н <sub>4</sub>
$S_{gr} = 2^k-1$ та $P_{gr} = 0$ <b>B<sub>5</sub>(E<sub>5</sub>)</b>	Н <sub>1</sub>	Н <sub>2</sub>	Н <sub>4</sub>	Н <sub>4</sub>
$S_{gr} = 2^k-1$ та $2^k-1 > P_{gr} > 0$ <b>B<sub>6</sub>(E<sub>4</sub>)</b>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>4</sub>	Н <sub>4</sub>
$S_{gr} = 2^k-1$ та $P_{gr} = 2^k-1$ <b>B<sub>7</sub>(E<sub>3</sub>)</b>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>3</sub>	Н <sub>4</sub>
$2^k + P_{gr} - 1 > S_{gr} \geq 2^k$ <b>B<sub>8</sub>(E<sub>4</sub>)</b>	Н <sub>1</sub>	Н <sub>1</sub>	Н <sub>4</sub>	Н <sub>4</sub>
$S_{gr} = 2^k + P_{gr} - 1$ та $P_{gr} \neq 0$ <b>B<sub>9</sub>(E<sub>5</sub>)</b>	Н <sub>1</sub>	Н <sub>2</sub>	Н <sub>4</sub>	Н <sub>4</sub>
$S_{gr} = 2^k + P_{gr}$ <b>B<sub>10</sub>(E<sub>6</sub>)</b>	Н <sub>1</sub>	Н <sub>3</sub>	Н <sub>4</sub>	Н <sub>4</sub>
$S_{gr} > 2^k + P_{gr}$ <b>B<sub>11</sub>(E<sub>7</sub>)</b>	Н <sub>1</sub>	Н <sub>4</sub>	Н <sub>4</sub>	Н <sub>4</sub>

Таблиця 5

**Визначення КС8**

Значення сигналів на входах КС8	Код на виходах КС8
$S_{gr} < P_{gr} - 1$	B <sub>1</sub> (E <sub>1</sub> )
$S_{gr} = P_{gr} - 1$	B <sub>2</sub> (E <sub>2</sub> )
$S_{gr} = P_{gr}$ та $S_{gr} \neq 3$	B <sub>3</sub> (E <sub>3</sub> )
$3 > S_{gr} > P_{gr}$	B <sub>4</sub> (E <sub>4</sub> )
$S_{gr} = 3$ та $P_{gr} = 0$	B <sub>5</sub> (E <sub>5</sub> )
$S_{gr} = 3$ та $3 > P_{gr} > 0$	B <sub>6</sub> (E <sub>4</sub> )
$S_{gr} = 3$ та $P_{gr} = 3$	B <sub>7</sub> (E <sub>3</sub> )
$3 + P_{gr} > S_{gr} \geq 4$	B <sub>8</sub> (E <sub>4</sub> )
$S_{gr} = 3 + P_{gr}$ та $P_{gr} \neq 0$	B <sub>9</sub> (E <sub>5</sub> )
$S_{gr} = 4 + P_{gr}$	B <sub>10</sub> (E <sub>6</sub> )
$S_{gr} > 4 + P_{gr}$	B <sub>11</sub> (E <sub>7</sub> )

Реалізація КС5 за будь-якої розрядності групи  $k>2$  може бути виконана за допомогою структури лінійної складності із однорозрядних КС9. Опис КС9 подано у табл. 6, з якої випливає необхідність в реалізації 4 семірозрядних булевих функцій, для чого достатньо не більше 8-ми шестирозрядних LUT.

## Стани КС9

Позначення класів еквівалентності на вході КС9		Позначення класів еквівалентності на виході КС9							
В <sub>1</sub>		В <sub>1</sub>	В <sub>1</sub>	В <sub>4</sub>	В <sub>1</sub>	В <sub>4</sub>	В <sub>1</sub>	В <sub>8</sub>	В <sub>8</sub>
В <sub>2</sub>		В <sub>2</sub>	В <sub>1</sub>	В <sub>4</sub>	В <sub>2</sub>	В <sub>4</sub>	В <sub>2</sub>	В <sub>9</sub>	В <sub>8</sub>
В <sub>3</sub>		В <sub>3</sub>	В <sub>1</sub>	В <sub>4</sub>	В <sub>3</sub>	В <sub>4</sub>	В <sub>3</sub>	В <sub>10</sub>	В <sub>8</sub>
В <sub>4</sub>		В <sub>4</sub>	В <sub>1</sub>	В <sub>4</sub>	В <sub>4</sub>	В <sub>4</sub>	В <sub>4</sub>	В <sub>11</sub>	В <sub>8</sub>
В <sub>5</sub>		В <sub>4</sub>	В <sub>2</sub>	В <sub>5</sub>	В <sub>6</sub>	В <sub>5</sub>	В <sub>6</sub>	В <sub>11</sub>	В <sub>9</sub>
В <sub>6</sub>		В <sub>4</sub>	В <sub>1</sub>	В <sub>6</sub>	В <sub>6</sub>	В <sub>6</sub>	В <sub>6</sub>	В <sub>11</sub>	В <sub>8</sub>
В <sub>7</sub>		В <sub>3</sub>	В <sub>1</sub>	В <sub>6</sub>	В <sub>7</sub>	В <sub>6</sub>	В <sub>7</sub>	В <sub>10</sub>	В <sub>8</sub>
В <sub>8</sub>		В <sub>4</sub>	В <sub>1</sub>	В <sub>8</sub>	В <sub>8</sub>	В <sub>8</sub>	В <sub>8</sub>	В <sub>11</sub>	В <sub>8</sub>
В <sub>9</sub>		В <sub>4</sub>	В <sub>2</sub>	В <sub>9</sub>	В <sub>8</sub>	В <sub>9</sub>	В <sub>8</sub>	В <sub>11</sub>	В <sub>9</sub>
В <sub>10</sub>		В <sub>4</sub>	В <sub>3</sub>	В <sub>10</sub>	В <sub>8</sub>	В <sub>10</sub>	В <sub>8</sub>	В <sub>11</sub>	В <sub>10</sub>
В <sub>11</sub>		В <sub>4</sub>	В <sub>4</sub>	В <sub>11</sub>	В <sub>8</sub>	В <sub>11</sub>	В <sub>8</sub>	В <sub>11</sub>	В <sub>11</sub>
Значення одного розряду даних	x	0	0	0	0	1	1	1	1
	y	0	0	1	1	0	0	1	1
	p	0	1	0	1	0	1	0	1

Отже, блок групового переносу для суматорів за змінним модулем може бути реалізований, як це показано на рис. 3 [5]. При цьому затримка сигналів узагальненого переносу через групу дорівнює  $t_{LUT}$  за умови, що затримка відповідного сигналу узагальненого переносу під час входу в групу не менша за час для формування сигналу на виході КС5, який дорівнює  $(k-1)t_{LUT}$ . Максимальна затримка сигналу узагальненого переносу в середині групи через КМ дорівнює  $(k-1)t_{LUT}$ . Максимальні витрати, без врахування можливої мінімізації, дорівнюють  $(12k-8) LUT$ .

Розглянемо варіанти реалізації суматорів за змінним модулем із частково-груповим переносом та визначимо нижні оцінки затримок та верхні оцінки витрат.

**Варіант 1.** Нехай усі блоки групового переносу мають одну і ту саму розрядність  $k$ . Загальна кількість блоків становить  $w=n/k$ . Очевидно, що використання двох крайніх блоків групового переносу (для наймолодших та для найстарших розрядів) для формування переносу через групу немає сенсу, оскільки затримка проходження сигналу, наприклад через КС5 та КС4, збігається із затримкою проходження сигналу переносу через усі КМ групи. Крім того, необхідно враховувати затримку переносу із старших розрядів через КМ в 0-й (або із молодших розрядів в  $n-1$ -й) розряди. Оскільки затримки сигналів узагальненого переносу, як в бік старших розрядів, так і в бік молодших розрядів збігаються, то визначимо затримку переносу у суматорі загалом на прикладі переносу в бік старших розрядів. Нижня оцінка такої затримки визначається як сума  $t_{v1} = T_{low} + T_{gr} + T_{high}$ , де  $T_{low} = kt_{LUT}$  – затримка переносу в  $k$  молодших розрядах,  $T_{gr} = (w-2)t_{LUT}$  – затримка наскрізного переносу через  $w-2$  груп,  $T_{high} = (k-1)t_{LUT}$  затримка переносу в  $(n-1)$ -й розряд. Або

$$t_{v1} = (2k + n/k - 3)t_{LUT}. \quad (1)$$

Із (1) знаходимо, що мінімальне значення  $t_{v1}$  досягається за  $k = \sqrt{n/2}$ , або  $w = \sqrt{2n/2}$ , тоді  $t_{v1} = (2\sqrt{2n-3})t_{LUT} \approx (2\sqrt{2n})t_{LUT}$ .

Верхня оцінка в кількості 6-розрядних LUT  $C_{v1} = 2C_{lh} + C_{gr}$ , де  $C_{lh} = 4k = 4\sqrt{(n/2)}$  – витрати на  $k$  КМ,  $C_{gr} = (12k-8)(w-2) = (12\sqrt{n/2}-8)(\sqrt{2n}-2) = 12n - 24\sqrt{n/2} - 8\sqrt{2n} + 16$ .

Або

$$C_{v1} = 12n - 16(\sqrt{n/2} - 1) - 8\sqrt{2n}. \quad (2)$$




Рис. 3. Блок групового переносу

**Варіант 2.** Для 0-го та  $(n-1)$ -го розрядів суматора використовуються лише КМ. Для наступних двох розрядів з обох боків використовується 2-розрядний блок, далі – 3-розрядні тощо з максимальною розрядністю групового блока для середніх розрядів (рис. 4).




Рис. 4. Другий варіант організації суматора за змінним модулем

У цьому випадку  $n = (k+1)*k/2 + k*(k-1)/2$ . Звідси маємо  $k = \sqrt{n}$ . Особливістю такої організації суматора в модулі є те, що у кожному із блоків групового переносу затримка узагальненого сигналу переносу визначається затримкою Кс4 (або Кс6). Нижня оцінка  $t_{v2}$  затримки узагальненого сигналу переносу у будь-який із блоків визначається кількістю  $w=2k-3$  груп плюс затримка КМ<sub>0</sub> (або КМ <sub>$n-1$</sub> ), тобто  $t_{v2} = (1+w)t_{LUT} = (2k-2)t_{LUT} = 2(\sqrt{n}-1)t_{LUT} \approx (2\sqrt{n})t_{LUT}$ .

Верхня оцінка в кількості 6-розрядних LUT  $C_{v2} = 2C_{KM} + 2C_{2,k-1} + C_k$ , де  $C_{KM} = 4$  – витрати на один КМ,  $C_{2,k-1} = 6n - 14\sqrt{n} + 4$  – витрати на блоки від 2-розрядного до  $(k-1)$  – розрядного,  $C_k = (12k - 8) = 12\sqrt{n} - 8$  – витрати на  $k$ -розрядний блок. Або

$$C_{v2} = 12n - 16\sqrt{n} + 8. \quad (3)$$

### Аналіз результатів

Переваги першого варіанта полягають у забезпеченні регулярності структури суматора, який складається з блоків групового переносу однакової розрядності, що спрощує процес проектування, особливо для великих значень  $n$ . Затримка сигналу переносу пропорційна до  $\sqrt{2n}$ . Відомо [4], що у двійкових суматорах з частково-груповим переносом затримка сигналу переносу пропорційна до  $\sqrt{n}$ . Оскільки у традиційних реалізаціях виконуються послідовно дві операції, то навіть без врахування затримки сигналу вибору на мультиплексорі перший варіант дає прискорення в  $\sqrt{2}$  рази.

У другому варіанті реалізації суматорів затримка сигналу переносу пропорційна до  $\sqrt{n}$  за деякого збільшення апаратних витрат. Це дає підстави прогнозувати збільшення у два рази швидкодії суматорів за змінним модулем порівняно із традиційними реалізаціями на основі двійкових суматорів із частково-груповим переносом.

### Висновки

У структурах суматорів на основі ОККМ у скінченному полі  $GF(P)$  з подальшим розвитком методів швидкого переносу, які використовуються у традиційних реалізаціях, можливо досягати аналогічних з двійковими суматорами показників затримки сигналів переносу, що потенційно дає принаймні двократний виграш у швидкості операції додавання.

Подальші дослідження з метою істотного зменшення витрат полягають у визначенні оптимального кодування класів  $B_1, B_2, \dots, B_{11}$ .

1. Тарасенко В.П., Тесленко О.К. Реалізація операцій в скінченних полях на одновимірному каскаді конструктивних модулів. // Системні дослідження та інформаційні технології. – 2006. – №2. – С. 7–17.
2. Tarasenko V. P., Teslenko O. K., Rogovenko A. I. The performance defining for adders with variable module based on onedimensional cascade of constructional modules // Mater. Міжнар. конф. “Сучасні комп’ютерні системи та мережі: розробка та використання” (ACSN’2009). – Львів, 2009. – С.11–13.
3. Virtex 7 series FPGA Configurable Logic Block. User Guide. Xilinx UG474, 2013.
4. Самофалов К.Г., Корнейчук В.И., Тарасенко В.П. Цифровые электронные вычислительные машины. – К.: Вища шк., 1983.
5. Тарасенко В.П., Тесленко О.К., Роговенко А.И. Патент України на корисну модель «Конструктивний модуль додавача в залишках з груповим переносом» №62946 кл.G06F 7/00 Бюл. №18 від 26.09.11 // Власник НТУУ «КПІ»