Please use this identifier to cite or link to this item: http://ena.lp.edu.ua:8080/handle/ntb/36468
Title: Оптимізація відображення програмних моделей постійної пам’яті в архітектуру пліс методом словника
Authors: Лопіт, І. І.
Bibliographic description (Ukraine): Лопіт І. І. Оптимізація відображення програмних моделей постійної пам’яті в архітектуру пліс методом словника / І. І. Лопіт // Вісник Національного університету "Львівська політехніка". Серія: Автоматика, вимірювання та керування. – 2016. – № 852. – С. 175–181. – Бібліографія: 6 назв.
Issue Date: 2016
Publisher: Видавництво Львівської політехніки
Keywords: пам’ять з довільним доступом
ПЛІС
спеціалізовані процесори
FPGA
application-specific processors program models
read-only memory
data compression
Abstract: Розглянуто питання відображення програмних моделей пристроїв постійної пам’яті, що є компонентами спеціалізованих процесорів, в архітектуру програмованих логічних інтегральних схем. Проаналізовано існуючі підходи до компресії даних у пристроях постійної пам’яті і, як альтернативу до них, запропоновано новий підхід, який дає змогу досягти високого рівня компресії і раціональніше використовувати ресурси ПЛІС. The problem of mapping the read-only memory program models, being the components of the application-specific processors, into the programmable logical integral circuit architecture were considered. The existing approaches to the data compression in the readonly memory devices are analyzed and, alternatively, a new approach is suggested allowing a high degree of compression to be achieved and the FPGA resources to be used more rationally.
URI: http://ena.lp.edu.ua:8080/handle/ntb/36468
Content type: Article
Appears in Collections:Автоматика, вимірювання та керування. – 2016. – №852

Files in This Item:
File Description SizeFormat 
27_175-181.pdf183,53 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.